1、负责高能效芯片模块的需求分解，微架构设计，文档编写以及RTL实现；
2、负责模块的综合以及功耗，性能和时序优化；
3、负责模块的基本功能验证；
4、协助验证工程师完成模块的功能验证和门后仿验证；
5、协助后端完成约束文件设计、优化及检查工作。

1、硕士及以上学历，微电子、计算机、电子信息等相关专业；
2、系统学习过数字电路设计等相关电子技术课程；
3、熟悉芯片设计流程中的数字电路设计与验证流程及所使用的相关工具；
4、熟悉Verilog及system Verilog，掌握或熟悉一种脚本语言；
5、有责任心、有较强的学习热情以及团队协作能力。
6、有流片经验或者IC项目经验者优先。