1、参与SOC/IP DFT架构规划；
2、负责DFT方案的实现，仿真验证以及覆盖率收集，包括：MBIST，SCAN, Boundary SCAN，以及Analog Macro测试；
3、负责生成各种DFT相关的timing constraints，以及协助后端完成DFT时序收敛；
4、负责生成量产测试向量，以及协助解决向量测试中的问题和量产良率优化。

1、本科及以上学历，微电子、计算机、电子工程等相关专业；
2、具有芯片DFT开发经验，熟悉芯片开发流程；
3、具备可测性设计理论知识和概念：熟悉DFT设计，不限于扫描链、边界扫描、MEMBIST和逻辑BIST；
4、熟悉Linux/Unix系统，掌握Verilog/SysterVerilog芯片开发语言和makefile，以及shell/perl/tc等脚本语言；
5、熟悉Synopsys DC/DFTC/TetraMAX/VCS 或Mentor Tessent平台的使用。熟悉IEEE11491/11496/1500标准；
6、良好的团队合作精神，具备积极的工作态度，思路清晰，做事靠谱，善于沟通，具备抗压能力。